如何設計低功耗晶振

作者： 揚興晶振 日期：2022-01-20 瀏覽量：

  低功耗基礎知識

  低功耗的定義因應用的不同而存在很大差異。在一些系統中，工作能源已經足夠，但低功耗設計人員想要努力降低運行開銷或提高運行效率。在另一些應用中，只能提供有限的電源，這決定了系統的功耗要求。要降低這些系統的功耗，側重點也各不相同，因此非常有必要弄清楚功耗的分布情況以及設計高效的低功耗系統應當從何處著手。

  在低功耗設計中晶體的選擇非常重要，尤其帶有睡眠喚醒的系統，往往使用低電壓以求低功耗。由于較低的供電電壓，使得提供給晶體的激勵功率減少，造成晶體起振很慢或根本就不能起振。

  實際應用中發現，這一現象在上電復位時并不十分明顯，這是由于上電時電路有足夠的擾動，振蕩很容易建立起來。在 MCU 被從睡眠中喚醒時，此時電路的擾動要比上電時小得多，起振變得很不容易。

  在振蕩回路中，晶體既不能過激勵，過激勵易于與高次諧波同步；也不能欠激勵，欠激勵導致不容易起振。因此，晶體的選擇應考慮下述幾個要素：諧振頻點、負載電容、激勵功率、溫度特性、長期穩定性。

  這就是說，晶振的可靠性工作不僅僅受到負載電容的影響，這一點是我們應用中的一個誤區。

  對于負載電容的選擇，應根據晶振供應商提供的 Datasheet 的數值選擇。在許可范圍內，負載電容值越低越好。容值偏大雖有利于振蕩器的穩定，但將會增加起振時間。有些晶振的推薦電路甚至需要串聯電阻 RS，它一般用來來防止晶振被過分驅動。過分驅動晶振會漸漸損耗減少晶振的接觸電鍍，這將引起頻率的上升，造成頻率偏移，加速老化。

  那么如何計算晶振的負載電容?可以根據下式獲得：

  Ce = 2 * CL - Cs - Ci

  這里， Ce---外接負載電容值(External Load Capacitor Value)

  CL---指定的晶體的容性負載(Specified Crystal Capacitive Load)

  Cs---PCB板上連線的電容，包括晶體焊盤的電容(PCB Trace Capacitance(include crystal pad capacitance))

  Ci---IC 引腳的電容(IC pin Capacitance)

  舉個例子：

  Ce = 2 * 20pF - 7.3pF - 6pF = 26.7pF = 27pF

推薦閱讀

• 數字音頻丨高品質晶振應用選型篇
  每一個懂得品味人生的人，都知道如何與音樂共處。音樂就是如此重要，音響也成為生活的必備品，隨著生活品質的提升，人們對音質的要求越來越高，高端音響大多數都帶有數字電路，其中數字音頻處理器模塊用到的晶振精度越高，音效會越好，高品質晶振可降低本身帶來的噪聲，對音頻處理器。
• 防止晶振老化的措施
  晶振老化你了解多少呢？任何物品都有耗損率，有些年代越久越好，而有些年代越久，距離退休的日子就越近，晶振也不例外，在使用中，有那些措施可以有效的防止老化呢?
• 晶振國產替代的5大優勢
  為什么要強調品牌的自主性?一個好品牌離不開自主研發。在晶振研發技術上，早期國內一直處于落后的狀態，主要核心技術被國外壟斷，很難在市場上占領一席之地。從中美貿易制裁，國產替代的苗頭悄然顯露，半導體及芯片廠商接二連三停工停產，爆發了全球性芯片短缺的局面，國內廠商也迎來發展良機。
• 晶振廠家哪家好？
  從上述中可以看出晶振廠家所要具備的幾點要求：原材料的選擇、生產工藝、技術支持和售后服務。揚興科技致力為您提供優質的晶振選購和售后服務，為晶振行業貢獻自己的一份力量。