<tbody id="u1urs"></tbody>

          <nobr id="u1urs"><optgroup id="u1urs"></optgroup></nobr>

          工程師必看!貼片晶振電路圖7個設計要求

          作者: 揚興晶振 日期:2022-09-02 瀏覽量:

            硬件工程師是不是遇到過這些晶振電路設計問題?布線、電容匹配、防干擾等等。揚興晶振廠家給大家提供幾點貼片晶振原理圖基礎設計要求,滿足以下幾大要求,基本上就可以設計出合適的SMD晶振原理圖!







            1、在PCB設計時,石英晶體的外殼必須接地,可以防止晶振的向往輻射,也可以屏蔽外來的干擾。晶振下面要鋪地,可以防止干擾其他層。因為有些工程師在布多層板的時候,頂層和底層不鋪地,但是建議晶振所在那一塊鋪上地。


            2、貼片晶振電源去耦非常重要,建議加磁珠,去耦電容選三個,容值遞減。時鐘輸出管腳加匹配,具體匹配阻值,可根據測試結果而定。


            3、晶振底下不要布線,周圍5mm的范圍內不要布線和其他元器件,主要是防止石英晶體干擾其他布線和器件。


            4、加了一個電容后,容值要小(加大了有什么結果,可以試一試),構成了一級低通濾波,電阻、電容的選擇,根據具體測試結果而定。


            5、當然時鐘線盡量要短。如果不想讓時鐘線走一路干擾一路,那就布短吧。


            6、石英晶體諧振器不要布在板子的邊緣,因為為了安全考慮,板卡的地和金屬外殼或者機械結構常常是連在一起的,這個地我們暫且叫做參考接地板,如果晶振布在板卡的邊緣,晶振與參考接地板會形成電場分布,而板卡的邊緣常常是有很多線纜,當線纜穿過晶振和參考接地板的電場是,線纜被干擾了。


            7、晶振布在離邊緣遠的地方,貼片晶振與參考接地板的電場分布被PCB板的GND分割了,分布到參考接地板電場大大減小



          推薦閱讀

          樣品申請
            <tbody id="u1urs"></tbody>

                  <nobr id="u1urs"><optgroup id="u1urs"></optgroup></nobr>

                  亚洲图片 欧洲图片