晶振的分頻原理
作者：
揚興科技
日期：2026-04-17
瀏覽量：
晶振作為電子設備的“心臟”，其核心作用是產生穩定的基準時鐘信號，但晶振的原始輸出頻率往往無法直接滿足系統各模塊的需求——有的模塊需要高頻時鐘保證運算速度，有的模塊需要低頻時鐘降低功耗、實現精準計時。此時，分頻技術就成為連接晶振基準頻率與系統需求的關鍵，通過數字電路將晶振原始頻率按固定比例降低，輸出符合要求的低頻時鐘信號。
晶振分頻的本質是通過數字分頻電路（由觸發器、計數器、鎖相環等器件組成），對晶振輸出的原始時鐘信號進行“計數-翻轉-輸出”的邏輯操作，將高頻信號按整數倍（或精準小數倍）降低為低頻信號，核心遵循公式：
其中：為晶振原始輸出頻率（基準頻率）； 為分頻后輸出頻率； 為分頻系數（正整數或精準小數，由分頻電路設計決定）。
分頻的核心邏輯的是“周期性計數”：每接收N個原始時鐘脈沖，分頻電路輸出1個脈沖，從而實現頻率的等比例降低。根據實現方式，分頻主要分為兩類：
1.可編程分頻：結合鎖相環（PLL）與數字編程電路，可通過軟件或硬件配置修改分頻系數，支持多頻點輸出，靈活性強，適用于復雜系統。
2.硬件固定分頻：由觸發器、計數器等硬件器件組成固定邏輯，分頻系數不可更改（如二分頻、多級級聯分頻），結構簡單、穩定性高，無額外誤差。
關鍵注意點：分頻僅改變時鐘信號的頻率（降低頻率、延長周期），不改變信號的穩定性——晶振原始頻率的精度（如溫偏±25ppm）、穩定性，會100%傳遞到分頻后的輸出信號中，這也是高精度分頻的核心前提。
典型案例1：可編程晶振的分頻
可編程晶振（Programmable Oscillator，代表型號 YSO690PR、YSO212PU、YSO250PT）是一類靈活性極強的頻率器件，核心通過固定基頻晶體 + PLL 倍頻 + 可編程分頻的架構設計，支持工廠編程修改分頻參數，可實現寬范圍頻率輸出（最高達 2100MHz），且具備交貨周期短的顯著優勢，憑借頻點定制化、調試便捷性的特點，被廣泛應用于工業控制、醫療電子、通信設備等對頻率靈活性與交付效率有高要求的領域。
典型案例2：有源32.768kHz晶振的分頻（高精度計時場景）
32.768kHz是RTC系統中最重要的頻率，廣泛應用于計時電路中，其核心需求是分頻為1Hz秒脈沖，實現精準計時。市面上高精度（溫偏±25ppm）的有源32.768kHz晶振，均采用“AT切MHz級基頻晶片 + 專用數字分頻IC（含振蕩電路、整形電路、固定分頻器）”的設計，將MHz級基頻精準分頻至32.768kHz，再輸出標準方波（CMOS電平）。
為何不直接用AT切晶片做32.768kHz基頻？因為AT切晶體的頻率與晶片厚度成反比，32.768kHz基頻對應的晶片厚度達數毫米，機械穩定性差、溫漂無法做到±25ppm；而MHz級AT切晶片（如8MHz）厚度僅數十微米，工藝成熟、精度可控，分頻后可完美繼承其高精度特性。
32.768kHz分頻至1Hz（RTC核心需求）
32.768kHz的特殊數值意義的是 ，因此可通過15級二分頻電路，進一步分頻至1Hz秒脈沖，實現精準計時：
每級二分頻采用T觸發器，每接收1個輸入時鐘上升沿，輸出電平翻轉一次，實現頻率÷2；15級級聯后，總分頻系數為 ，最終輸出1Hz方波（周期1s）。
典型應用：RTC芯片（如YSN8563,YSN8900），內部集成15級二分頻電路，直接輸出1Hz秒脈沖，驅動時間計數，可實現日歷，鬧鐘，計數等功能。
如需獲取樣品、詢價、了解更多產品或技術咨詢，可直接聯系小揚哦~
電話：0755-28444777、176 6539 4502（客服小揚）
郵箱：yxc@yangxing.hk
推薦閱讀
